


CPU 1

## La CPU



En el circuito se pueden distinguir:

+ unidades de almacenamiento : PC, R-BANK, etc.

+ unidades combinacionales : ALU, MUX, etc.

+ unidad de control :

+ buses internos

+ señales de control que van de la unidad de control a las componentes.

La ALU (Arithmetic Logic Unit) realiza todos los cálculos del tipo  $z = x \text{ opalu } y$  donde **opalu** es la operación que indique la unidad de control. Además indica las características del resultado en **zvsc**.

## Control Unit

Circuito secuencial muy complejo que genera las señales de control. Estas hacen fluir los datos y direcciones por los buses que interconectan las unidades de almacenamiento y las de cálculo.

## R-Banks (Register Banks)

Almacena los registros R0-R31. En S<sub>1</sub> y S<sub>2</sub> se indica el nº de los registros que aparecen constantemente por R<sub>S1</sub> y R<sub>S2</sub>. Además si WPC = 1 se escribe en Rd en forma síncrona (la actualización se produce en el punto de bajada).

Registros rítmicos : PC y SR , mantienen el contador de programa y el registro de estado.

Registros aritméticos (latch) : IR y AR , mantienen la instrucción en curso y la dirección que se debe colocar en el bus de direcciones.

Otros :

R-SEL : extrae de la instrucción los nº de los registros que intervienen en una operación.

Y-SEL : elige el 2<sup>do</sup> operando de una instrucción, el que puede ser Ø, 4 o lo que diga la instrucción (R<sub>S2</sub> o imm) o un desplazamiento de 24 bits en caso de un salto.

Branch Unit : calcula la condición de salto durante instrucción del tipo `bcond <label>`

DBI (Data Bus Interface) : interfaz con el bus de datos. Durante lecturas y escrituras, la memoria espera bytes y half-words en posiciones distintas de donde se encuentran en la palabra original.

DBI desplaza los datos y extiende el signo si es necesario.

ABI (Address Bus Interface): genera los valores de A<sub>31</sub>-A<sub>2</sub> y B<sub>E3</sub>-B<sub>E0</sub> a partir de una dirección y el tipo de operación que le indique la unidad de control.

### Funcionamiento


En cada ciclo del reloj, la unidad de control genera las señales de control para llevar los datos de los registros a la busni exterior y a las unidades de cálculo.

### Restricciones

- + Las señales de control permanecen constantes durante todo un ciclo del reloj. Solo cambian en el pulso de bajada del reloj.
- + En un bus se puede colocar un solo dato en un ciclo del reloj.
- + La actualización del PC, SR y Rd ocurre solo en el pulso de bajada del reloj.
- + Cada unidad de cálculo puede realizar un solo cálculo en cada ciclo del reloj.

Etapas en la ejecución de una instrucción  
del tipo add R3, R4, R11

post. instrucción



## CPU 4

Para llevar a cabo las operaciones que se llevan a cabo en cada ciclo se utilizan dos niveles de arbitración.

Transferencia entre registradores

fetch1:  $AR \leftarrow PC$

goto fetch2

Señales de control

$OP-Y-SEL \leftarrow Q\phi$

$OP-ALU \leftarrow QOR$

$WR-AR, EN-A$

$OP-ABI \leftarrow QW$

fetch2:  $IR \leftarrow Mem^w[AR]$

if WAIT goto fetch2  
else goto decode

decode:  $PC \leftarrow PC + 4$

goto execute1

$OP-DBI \leftarrow QLDW$

$SEL-D, WR-IR, EN-A, RD$

$OP-ABI \leftarrow QW$

$OP-Y-SEL \leftarrow Q4$

$OP-ALU \leftarrow QADD$

$WR-PC$

Importante: en un mismo ciclo el orden en que se indican las transferencias o señales de control es irrelevante pues todas ocurren al mismo tiempo (en paralelo).

Las señales de control no especificadas permanecen en  $\phi$ . Las transferencias entre registradores están restringidas por lo que permiten hacer las componentes, buses y señales de control.

Supongamos que la instrucción es add R4, -103, R11

execute1:  $R11 \leftarrow R4 \oplus -103$   
[op = add] goto fetch1

$SEL-REG, WR-Rd, WR-SR$   
 $OP-Y-SEL \leftarrow QINST$   
 $OP-ALU \leftarrow QADD$

CPU 5

Supongamos que la instrucción es `nb R3, [R5+R0]`

execute1       $AR \leftarrow RS \oplus R\phi$   
[ $op = sub$ ]      goto execute2

SEL-REG, WR-AR, EN-A  
OP-Y-SEL ← @INST  
OP-ALU ← @ADD  
OP-ABI ← @W

$\text{execute2}$        $\text{Mem}^b[\text{AR}] \leftarrow \text{Trunc}^b(R3)$   
 $[\text{op} = \text{rtb}]$       if WAIT goto execute2  
 else goto fetch1

- SEL-REG, RD-DEST
- OP-Y-SEL  $\leftarrow \oplus \phi$
- OP-ALU  $\leftarrow \oplus OR$
- OP-DBI  $\leftarrow \oplus STB$
- OP-ABI  $\leftarrow \oplus B$
- EN-D, EN-A, WR


Supongamos que la instrucción en fg <labels>.

execute1 if br? goto execute2  
[op = bg] else fetch1

execute 2       $PC \leftarrow PC \oplus Ext^S(IR[23-\phi])$       OP-Y-SEL + 2 DISP  
 [Op = bg]      goto fetch 1      OP  $\leftarrow ALU \leftarrow \ell ADD$   
 WR-PC

CPV 6

## Implementación de la ALU



En cada ciclo del reloj, la ALU realiza en paralelo las 7 operaciones que implementa. Un multiplexor se encarga de seleccionar la operación que indique la Unidad de Control.

La unidad ADD calcula  $V = \begin{cases} 1 & \text{si } x_{31} = y_{31} \neq z_{31} \\ \emptyset & \text{no.} \end{cases}$

C = último carry


El resto de las unidades  $V = \emptyset$   
C = Cin.

Ejercicio: Completar la tabla de verdad para el circuito combinatorial:


OP-ALU	Cin	C	SEL	Y/Ȳ	calcula
(ADD)	0000	X	∅	110	1
(ADDX)	0001	∅	∅	110	1
	1	1	110	1	$\left. \begin{array}{l} x \oplus y \\ x \oplus y \oplus c \end{array} \right\}$
(SUB)	0010	X	1	110	∅
					$x \oplus \sim y \oplus 1$

## El banco de registros:

1 registro máscara:




31 registros + Rd




## La unidad de control

Corresponde a un circuito secuencial complejo:



Dado que M32 no tiene más de 32 instrucciones, sólo se necesitan 5 bits para codificar todas las instrucciones.

El diagrama de estados es:



En un ciclo ocurren las siguientes acciones:


(a) la unidad de control calcula las señales de control para dirigir los datos hacia las unidades de cálculo.

(b) las unidades de cálculo efectúan sus cálculos.

(c) los resultados son almacenados en algún registro.

Cada una de estas acciones toma un tiempo de retardo. El periodo del reloj debe ser fijado de modo que se alcancen a realizar en un ciclo.

del reloj:



La evolución de los U-P está dirigida por logar mayor rapidez al mismo precio. Para lograr mayor rapidez se lucha por:

+ Hacer que los transistores reaccionen más rápido.

⇒ disminuye el período del reloj.


+ Mejorar la tasa de instrucciones ejecutadas por ciclo del reloj. (M32: 1 por c/4 o 5 ciclos).

+ Disminuir el tiempo de (a), (b) o (c).

Una forma de lograr esto última es:

en vez de calcular las señales de control en este ciclo, calcularlas en el ciclo precedente.

Dicho de otra forma: en cada ciclo se calculan las señales de control que se usarán en el próximo ciclo. Estas señales se dirigen a un registro sincrónico que se actualiza en el pulso de bajada del reloj.



De esta forma se suprime la componente (a) del período del reloj. Notar que esta optimización no sería posible aplicarla si no existiera el ciclo **Decode**, pues la instrucción que fijará las señales de control que se aplicarán en el ciclo **Ejecutar**.